PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-305110

(43)Date of publication of application: 18.10.2002

(51)Int.CI.

H01F 17/00 H01F 17/02 H01L 21/822 H01L 27/04

(21)Application number: 2002-032034

(71)Applicant:

STMICROELECTRONICS SA

(22)Date of filing:

08.02.2002

(72)Inventor:

LEMAIRE FREDERIC .

(30)Priority

Priority number: 2001 200101881


Priority date: 12.02.2001

Priority country: FR

(54) INTEGRATED CIRCUIT INDUCTANCE STRUCTURE

PROBLEM TO BE SOLVED: To provide a new integrated circuit inductance structure which can overcome the problems which are known in inductance structure.

SOLUTION: This integrated circuit inductance structure includes a silicon substrate, a planar winding of a conductive track, a resistive layer which is not etched under the winding, an insulation layer between the winding and the resistive layer, and discontinuous conductive sections, individually parallel to a portion of the winding, which is the closest and electrically connected to ground and to the resistive layer.



LEGAL STATUS

[Date of request for examination]

08.02.2002

[Date of sending the examiner's decision of rejection]

21.10.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2004-00493

[Date of requesting appeal against examiner's decision of

07.01.2004

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COFF

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-305110

(P2002-305110A) (43)公開日 平成14年10月18日(2002.10.18)

(51)Int.Cl. ⁷

識別記号

FΙ

(参考) テーマコート

H01F 17/00

17/02

17/02

B 5E070 5F038

H01L 21/822 27/04

H01L 27/04

H01F 17/00

L

審査請求 有 請求項の数8 0L 外国語出願 (全21頁)

(21)出願番号

特願2002-32034(P2002-32034)

(22)出願日

平成14年2月8日(2002.2.8)

(31)優先権主張番号 0101881

(32)優先日

平成13年2月12日(2001.2.12)

(33)優先権主張国

フランス (FR)

(71)出願人 591035139

エステーミクロエレクトロニクス ソシエ

テ アノニム

フランス国,92120 モンルージュ,ブー

ルバール ロマン ロラン,29番地

フレデリク ルメール (72)発明者

> 38120 サン エグレーヴ フランス国、

アヴニュ ドゥ ルロープ, 14番地

(74)代理人 100074930

弁理士 山本 恵一

Fターム(参考) 5E070 AA01 CB12

5F038 AR01 AR27 AZ04 BH10 CA02


EZ14 EZ20

(54)【発明の名称】集積回路インダクタンス構造

(57)【要約】

【課題】 既知のインダクタンス構造における問題点を 克服できる新規な集積回路インダクタンス構造を提供す る。

【解決手段】 シリコン基板と、導電性トラックの平面 巻き線と、該巻き線の下のエッチングされていない抵抗 層と、巻き線と前記抵抗層の間の絶縁層と、最も近い巻 き線部分に個別に平行であり、アース及び前記抵抗層に 電気接続される不連続導電性部分とを含む、集積回路イ ンダクタンス構造を提供する。



30

【特許請求の範囲】

【請求項1】 集積回路インダクタンス構造において、 シリコン基板(2)と、

、導電性トラック (1) の少なくとも1つの平面巻き線

_ 該巻き線の下のエッチングされていない抵抗層(11) と、

巻き線と前記抵抗層の間の絶縁層(3)と、

最も近い巻き線部分に個別に平行であり、アース及び前 記抵抗層に電気接続される不連続導電性部分(12)、 とを含む、集積回路インダクタンス構造。

【請求項2】 前記導電性部分(12)を巻き線(1) の突起部の下にほとんど配列しないことを特徴とする、 請求項1に記載の集積回路インダクタンス構造。

【請求項3】 導電性部分をそれぞれ、最も近接した巻 き線 (1) の部分 (13) に可能な限り近く配置するこ とを特徴とする、請求項1に記載の集積回路インダクタ ンス構造。

【請求項4】 巻き線の部分(13)をそれぞれその長 さに沿っていくつかの導電性部分(12)に関連づける ことを特徴とする、請求項1に記載の集積回路インダク タンス構造。

前記導電性部分(12)をいくつかの導 【請求項5】 電性トラックにより接点 (M) に接続し、インダクタン スにより誘導される起電力の結果がほぼゼロになるよう に導電性トラックそれぞれを配列することを特徴とす る、請求項1に記載の集積回路インダクタンス構造。

【請求項6】 導電性トラックそれぞれは、インダクタ ンス (1) のほぼ対称軸であることを特徴とする、請求 項 5 に記載の集積回路インダクタンス構造。

【請求項7】 前記導電性部分(12)を、インダクタ ンスを形成するトラック (1) と同じ金属層に形成する ことを特徴とする、請求項1に記載の集積回路インダク タンス構造。

【請求項8】 前記抵抗層 (11) は101 から10 ¹ºatoms/cm³の範囲のドービングレベルを有 し、好ましくは約10¹² atoms/cm³ であるこ とを特徴とする、請求項1から7のいずれかに記載の集 積回路インダクタンス構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路分野に関 し、より詳細には半導体基板の上に形成されるインダク タンスに関する。

[0002]

【従来の技術】図1は、半導体基板2の上に形成される 従来のインダクタンス1の第一の例を示す極めて簡素な 斜視図である。インダクタンス1は、導電性要素を絶縁 層 (絶縁体3) の上に付着することによって得られる、 一般的に同心のいくつかの巻線またはうず巻きを含む。

巻線の数は1より少なくても良い。例えば酸化シリコン 等の絶縁層3は半導体基板2の上、又は後ろから2番目 のメタライゼーションレベル(図示せず)の上に配列さ れる。このメタライゼーションレベルは他の構成要素の 形成後この基板上に加えられ、それらが例えばトランジ スタなどのように集積化される。論議を簡素化するた め、基板2は下部表面で接地されると仮定する。

【0003】図2は図1におけるインダクタンス1の等 価回路を示す図である。インダクタンス 1 は完全なイン ダクタンスLの形で表される。このインダクタンスL は、図1における巻き線の端に相当する2つの端子5と 6の間の抵抗Rsと直列である。絶縁体3はインダクタ ンスと基板の間の漂遊容量 (stray capaci tance) Cを形成する。更に、基板2には抵抗性が あり、基板の上部表面と下部表面の間の抵抗Rで表され る。抵抗Rは、インダクタンスLの反対側にある容量C のそれぞれの電極に接地する。

【0004】図1に説明するようなインダクタンスの問 題点は、その損失が高いことである。インダクタンスが 可変電流を伝導する場合、それらの損失が抵抗Rs、容 量C及び抵抗Rを介して生じてしまい、インダクタンス のQ (quality factor) が激減するとい う不都合が生じる。このQは抵抗損失によって決まる。 即ち直列抵抗Rsと、基板によって接地接続にもたらさ れる抵抗によって決定される。

【0005】インダクタンスのQを増加させるための第 **一の解決策は、インダクタンスの直列抵抗Rsを最小に することである。そのためには、平面インダクタンス 1** を構成する導電性トラックの幅を増加させる必要がある が、そうすると絶縁体3の漂遊容量の値が増加してしま い、よって基板における抵抗損失の値が増加するという。 結果をもたらす。従ってインダクタンスが目的としてい る動作周波数によっては妥協が必要である。

【0006】インダクタンスのQを増加させるためのも う一つ別の既知の解決策は、欧州特許出願EP-A-0,780,853に説明されており、参考として本稿 に組み入れて考察する。この特許出願において、シリコ ン基板上のインダクタンス構造が提供される。シリコン 基板は、インダクタンスと基板の間に位置する導電性平 40 面を含む。基板及びインダクタンスから絶縁されたこの 導電性平面を、アースまたは回路のコールドポイントに 接続し、インダクタンスと半導体基板の間に「遮蔽」ま たは「静電気スクリーン」を確立する。導電性平面にう ず電流を起こすことによって損失が生じるのを避けるた めに、上記出願では導電性平面の切り分けを行う。

【0007】上記出願の一例による、導電性平面切り分 け型のインダクタンスを図3に説明する。

【0008】図3はうず巻きの形状をした前述のインダ クタンス 1 を示す簡素な斜視図であり、そのうず巻きは 50 導電性物質から成る1つまたはいくつかの同一平面上に

-> PGS a

ある。インダクタンス1は絶縁層8によって導電性平面 7から離されている。 導電性平面 7 それ自体は絶縁層 (絶縁体3) の上に付着され、絶縁体3を基板2または メタライゼーションレベルの上に配置する。導電性平面 7は、横ストリップ10に接続された縦ストリップ9に 切り分けられる。図3に説明する例において、縦ストリ ップ9を導電性平面7の両端の横ストリップに接続する ことによって、インダクタンス1の両側に配置する。導 電性平面7の残りの導電性要素は接地される。従って、 うず電流による影響は激減するが、図3における構造で 10 は不都合が生じてしまう。

【0009】第一の問題点は、基板2の上の一般的な絶 縁体の厚さに対して、図1の場合インダクタンスと導電 性平面の間で得られる絶縁体の厚さが減少してしまうこ とである。

【0010】事実、導電性平面は、インダクタンスと基 板の間に挿入される金属層またはポリシリコン層のどち らでもよい。その導電性層が接地されている場合、絶縁 層の厚さは減少し、インダクタンスと基板の間の漂遊容 量、またはインダクタンスと導電性層の間の漂遊容量は 20 増加してしまう。

【0011】また導電性平面は極めて重くドープされた 層である。この導電性平面はシリコンの中に拡散され、 その形成には誘電エッチング(活性素子をそれぞれ分離 する厚い酸化物(LOCOS))が必要である。従って インダクタンスとこの拡散された層の間の絶縁体の厚さ は結局小さくなる。

【0012】従って、漂遊容量の値を最小化することが 一般的に要求されているのに対し、インダクタンスとア ースの間の漂遊容量が増大するという結果を招いてしま

【0013】図3に示す構造のもう1つ別の問題点は、 インダクタンス1に可変電流が流れると、ストリップと インダクタンスの間に存在する電磁結合による起電力 が、ストリップ9のそれぞれに現れてしまう点である。 同様に、横ストリップ10とインダクタンス1の間の電 磁結合による起電力は、この横ストリップに現れる。こ れらの起電力によって損失が生じてしまう。事実、誘導 された起電力により、ストリップ9及び10のポイント それぞれの電圧は、アースに関しゼロではない。これに 40 より、絶縁体として作用する層8と基板のオーム抵抗の ために、容量を介して損失が生じてしまう。これらのオ ーム容量とオーム抵抗は、導電性平面7のポイントそれ ぞれにおいて異なって分布する。

【0014】これら全ての損失により図3の構造におけ る作用は不都合となり、インダクタンスのQは低くな

【0015】上述の欧州特許出願の提案する解決策が成 果を出すためには、インダクタンス1を形成する導電性 トラックの下に、導電性平面のストリップの大部分を配 50

置する必要がある。

【0016】上述の特許出願は導電性平面の別の切り分 け方法を提供している (この特許出願の図7、9、12 を参照)。前記出願の提供する全ての例では、インダク タンスはほとんど導電性ストリップの上に配置される。 しかしながら、導電性平面部が残ってしまい、誘導され た高い起電力によって上述のような好ましくない影響が 生じてしまう。

[0017]

【発明が解決しようとする課題】本発明の目的は、既知 のインダクタンス構造における問題点を克服できる新規 な集積回路インダクタンス構造を提供することである。

【0018】更に詳細な本発明の目的は、漂遊容量が低 いという利点と、アースアクセスオーム抵抗が低いとい う利点を組み合わせた解決策を提供することである。

【0019】本発明の目的はまた、インダクタンス動作 に関連する損失を軽減または最小化できる解決策を提供 し、特に、起こり得る誘導された起電力を軽減または最 小化できる解決策を提供することである。

[0020]

【課題を解決するための手段】これらの目的や他の目的 を達成するため、<u>本発明は、シリコン基板と、</u>導電性ト ラックの少なくとも1つの平面巻き線と、該巻き線の下 のエッチングされていない抵抗層と、巻き線と前記抵抗 層の間の絶縁層と、最も近い巻き線部分に個別に平行で あり、アース及び前記抵抗層に電気接続される不連続導 電性部分とを含む、集積回路インダクタンス構造を提供 する。

【0021】本発明の実施形態によると、前記導電性部 分を巻き線の突起部の下にほとんど配列しない。

【0022】本発明の実施形態によると、導電性部分を それぞれ、最も近接した巻き線部分に可能な限り近く配

【0023】本発明の実施形態によると、巻き線部分を それぞれその長さに沿っていくつかの導電性部分に関連 づける。

【0024】本発明の実施形態によると、前記導電性部 分をいくつかの導電性トラックにより接点に接続し、イ ンダクタンスにより誘導される起電力の結果がほぼゼロ になるように導電性トラックそれぞれを配列する。

【0025】本発明の実施形態によると、導電性トラッ クそれぞれは、インダクタンスのほぼ対称軸である。

【0026】本発明の実施形態によると、前記導電性部 分を、インダクタンスを形成するトラックと同じ金属層 に形成する。

【0027】本発明の実施形態によると、前記抵抗層は 10¹ ° から10¹ ° atoms/cm³ の範囲のドー ピングレベルを有し、好ましくは約10¹⁰ atoms /cm³である。

[0028]

【発明の実施の形態】本発明の特徴は、インダクタンス 1の下における導電性平面の使用を排除することであ る。より詳細には、本発明では抵抗層を使用してインダ クタンスの漂遊容量における低いアーマチュアを形成す る。このアーマチュアはアースに接続される。本発明に よると、このアース接続は抵抗層と組み合わせられた導 **電性トラックにより実施される。導電性トラックはイン** ダクタンス1の上に大部分配置されない、という特徴を 有する。

【0029】図4は、本発明によるインダクタンス構造 10 の実施例を示す簡素な斜視図である。

【0030】前述のようにインダクタンス1は、絶縁層 3の上に平面巻き線の形で付着される導電性トラックか ら形成される。この本発明の構造は図1に示す従来ケー スの構造と似ている。

【0031】本発明の特徴は、絶縁層3の下に中くらい にドープした半導体層11を備えることである。半導体 層11は一般的に、その下に位置するシリコン基板2よ りも重くドープされる。本発明では、集積回路構造にお いて基板よりも重くドープされた層を利用している。こ 20 の層は一般的にエピタキシャル層であり、そこでは重く ドープされた領域が形成される。この重くドープされた 領域は、MOSトランジスタのソース及びドレイン、バ イポーラトランジスタのエミッタ、NPNトランジスタ コレクタウェル (シンカー) を形成するのに使用され

【0032】半導体層11とインダクタの間の絶縁体の 厚さは最大である。従って媒介物、金属又はポリシリコ ン層、又は厚い酸化物エッチング(LOCOS)を必要 とする極めて重くドープされた拡散された層、等が使用 される場合よりも、インダクタンスの漂遊容量は小さく なる。

【0033】図5は本発明によるインダクタンス構造を 示す部分断面図であり、図6はそのインダクタンス構造 の等価図である。この等価図は、容量素子や抵抗素子を 記号表記している図4及び図5より推論することができ る。

【0034】従来技術において、絶縁層3はインダクタ ンス1のうず巻き部分13の下に容量索子Cを導入す る。これらの容量素子は、うず巻き部分をそれぞれ半導 体層11に接続する。半導体層11は導電性部分12に よってアースに不連続的に接続する。導電性部分12を うず巻き部の上にしないことによって、インダクタンス 1の部分に平行に配列する。従って、半導体層11は、 うず巻き部分13とアース素子12それぞれの間に横抵 抗Rを導入する。図6に説明するように、異なる横抵抗 は並列に組み合わせられる。従ってドーピングによる半 導体層11の抵抗はかなり低く、横抵抗が基板の縦抵抗 と並列に組み合わせられることは問題にはならない。 し かしながら、半導体層 $1\,1$ は連続的であるので、うず電50する。従ってトラック $M\,O$ とトラック $O\,N\,O$ 伸張を $3\,O$

流の発生を避けるためには、抵抗Rはかなり高くなけれ ばならないという妥協が必要である。

【0035】本発明によると、半導体層11は次のよう なドーピングレベルを有するように選択される。即ち、 BiCMOS技術において基板ドーピングに相当する1 O¹ ° atoms/cm³ よりも大きいドーピングレベ **ルと、NPNコレクタウェルや、MOSトランジスタの** ソース及びドレインや、NPNトランジスタのエミッタ のドービングに相当する10°°atoms/cm³よ りも小さいドーピングレベルである。好ましくは、半導 体層 1 1 は 1 0 1 6 から 1 0 1 8 a t o m s / c m 3 の 範囲内のドービングレベルを有し、より好ましくは約1 0¹ atoms/cm³ のドーピングレベルを有す る。本発明で使用するよう備えられるエピタキシャル 層、またはNまたはPウェルは一般的に、厚い酸化物エ ッチングをせず、約10¹°から10¹′atoms/ c m³ のドーピングレベルを有する。エピタキシャル 層、またはNまたはPウェルにおいて基礎MOSトラン ジスタが形成される。

【0036】本発明のもう1つ別の特徴は、横抵抗をア ースに接続する機能を持つ導電性部分12を、インダク タンス1に対しほとんど垂直にして、外側に配列するこ とにより、漂遊容量の増加を避けることである。しかし ながら、導電性部分12をインダクタンス部分の下に備 えることも可能である。

【0037】図4に示すように、これらの導電性部分1 2は好ましくは、インダクタンス1を構成するうず巻き 部分13に関して幅が狭くなっている。

【0038】本発明の利点は、インダクタンスを備える 集積回路構造において、エピタキシャル層を利用する点 である。

【0039】本発明の別の利点は、インダクタンス1の うず巻きの上で導電性層の切り分けを避けることができ る点である。従って、本発明によると、集積回路多層体 の与えられた厚さに対し、絶縁体3の厚さを比較的高く 保つことが可能になる。

【0040】図7は本発明による実施形態を上から見た 簡素な図であり、インダクタンス1のうず巻き部分13 に平行に備えられる不連続導電性部分12の、好ましい 接地様態を詳細に説明する図である。

【0041】本実施形態において、導電性部分12の長 さは、考察中の直線うず巻き部分13の両側には伸びな い。導電性部分12は、直線うず巻き部分13の1つに つき3箇所ずつ選択して分布する。アースとの接続のた めの接触ポイントMを、インダクタンス1の中心に相当 するポイント0に導電性トラックMOによって接続する ことにより、導電性トラックMOが交差する導電性部分 12とポイントMを接続する。別の多様な導電性トラッ クもポイント0を交差し、少数の導電性部分12を接続 (5)

40

の要素12に接続する。トラックMONに垂直なトラッ クROSは別の部分に接続する。同様に、図7において 対角線で表されるトラックVOW及びトラックTOUを 残りの導電性部分に接続することによりインダクタンス 1の頂点を囲む。

■【0042】好ましくは、これらの導電性トラックの幅 は最小であり、そのトラックが有することのできる最大 許容抵抗に耐えることができる。

【0043】アースと相互接続するトラックと、うず巻 き部分を囲む導電性部分は直線線分に限定せず、導電性 10 部分12に効率よく接続するように配列することができ

【0044】更に、接続点〇は全ての相互接続トラック に共通であり、相互接続トラックはトラックOMにより アース接触ポイントMに全て電気接続される。実際、ト ラックOMはその他のトラックよりも幅が広く、必要で あれば残留電流をうず巻きの外側へ効率よく排出する。

【0045】導電性部分12を接続する導電性トラック は、導電性トラックに誘導される起電力の結果がほぼゼ 口になるように配列が選択される。導電性部分12のサ 20 イズが小さいという事実によって、うず電流の問題点を 実際に解決することができる。あとは誘導された起電力 による残された問題のみ考察すればよい。

【0046】一般的に、可変電流iの流れる第二の導体 によって、第一の導体に誘導される起電力の値は、 e = -M. di/dtで表される。Mは2つの導体間の相互 インダクタンス係数を表し、di/dtは第二導体を流 れる電流iの時間に沿った変化を表す。

【0047】2つの平行直線導体について、相互インダ クタンス係数は導体の長さとその2つを離す距離との関 数であり、導体の長さが増加し、その2つの間の距離が 小さくなると、Mの値はますます高くなる。もし導体が 平行ではなく、いくらか角度を成す場合、相互インダク タンス係数はその2つの導体によって形成される角度の コサインに比例する。最後に、2つの導体が垂直の場合 (角度90°)、相互インダクタンス係数はゼロであ

【0.048】従って、導電性トラックに誘導される起電 力を軽減し、インダクタンス1によって被られる損失を 軽減するために、3つの型の特徴を可能な限り実行す る。

【0049】第一の特徴によると、導電性相互接続トラ ック (MON, ROS) はうず巻き部分13に垂直に交 差し、その結果、相互インダクタンスをゼロにし、更に 誘導された起電力もゼロにすることができる。

【0050】第二の特徴によると、相互接続うず巻きは それぞれ、少なくとも2つのうず巻き部分13に平行で あり、その間隔は均等である。このことは、これらのト ラックを直線うず巻き部分13それぞれの中心と角に配 置することに等しい。インダクタンスのうず巻きそれぞ 50

れは、同じ絶対値の電流及び逆方向の電流を誘導する部 分を含んでいるので、導電性トラックはうず巻き部13 を備えた相互インダクタンスを表す。このうず巻き13 は、一方はプラスの、もう一方はマイナスの2つの構成 要素から成る。うず巻き部分の数が両側で同じ場合、こ の2つの構成要素は引き算し合い、完全に打ち消しあ う。

【0051】第三の特徴によると、インダクタンスの頂 点に使用される相互接続トラックを、うず巻き部分によ って形成される角度の二等分線に沿って配列する。これ らのうず巻き部分に、反対方向の電流を流し、即ち、そ れぞれうず巻きが形成する角度の頂点方向へ、または反 対方向へ向かって流すと、これらのうず巻き部分より生 じる相互インダクタンス、及び考察中のトラックまたは トラック部分はゼロになる。また同様に、考察中のトラ ックまたはトラック部分に誘導された結果生じる起電力 もゼロになる。

【0052】従って本発明の構造によると、基板より重 くドープされた平面のアースに様々な導電性トラックが 接続され、これらの導電性トラックに誘導される起電力 の結果はゼロまたはゼロに近くなる。実際、インダクタ ンスが完全に対称な場合、上述の構造によって導電性ト ラックMON、ROS、TOU、VOWに誘導される起 電力は、完全に補償することができる。

【0053】図7に説明するインダクタンスの構造はも ちろん、本発明のほんの一例に過ぎず、同業者が容易に 考え得る様々な変更、修正、及び改良が可能である。特 に、図の例は正方形インダクタンスを示している。もち ろん本発明は、基板より重くドープされた半導体層と、 この半導体層とアースを接続している不連続導電性部分 12とを使用するよう配慮すれば、インダクタンスの形 状が何であれ適用可能である。これらの導電性部分はほ とんど巻き線の上にしないように選択する。

【0054】更に、インダクタンスうず巻きが、円形ま たはらせん形状で中心を有する場合、導電性部分12は 四角形状を保つことができる。しかしながら、これはう ず巻きの中心に相当する中心を持つ半径によって限定さ れる台形である。これらの要素は放射状に配列され、中 心への接続は放射状に配列された導電性トラックによっ てなされ、損失が最小である完全対称構造を備える。

【0055】更に、導電性部分12は半導体層11の上 に示されているが、半導体層11のアース接続は導電性 部分の下に配置することによって実施できる。同様に、 導電性部分12の相互接続トラックは適応的に任意の層 に形成され、この層選択は同業者の技術範囲内である。

【0056】最後に、本発明は単一平面でのインダクタ ンスに関して述べてきたが、前記インダクタンスは、直 列または並列に接続された複数の導電層において形成す ることも可能である。

【0057】このような変更、修正および改良は、本開

示の一部を構成するものであり、本発明の趣旨および範囲に包含されるものである。したがって以上の説明は単に例示を目的としたものであって、本発明を限定しよう

- とするものではない。本発明は、特許請求の範囲および その等価物の定義によってのみ限定される。
- 【図面の簡単な説明】

【図1】従来技術による導電性基板上に付着されたイン ダクタンスを示す図である。

【図2】図1におけるインダクタンスの等価回路を示す 図である。

【図3】従来技術による半導体基板上に付着された別の インダクタンス構造を示す図である。

【図4】本発明の実施形態によるインダクタンス構造を 示す簡素な斜視図である。

【図5】図4におけるインダクタンスの部分断面図である。

【図6】図4におけるインダクタンス構造の等価回路を 示す図である。

【図7】本発明の実施形態によるインダクタンス構造を

上から見た図である。


【符号の説明】

- 1 インダクタンス
- 2 半導体基板
- 3 絶縁体
- 5、6 端子
- 7 導電性平面
- 8 絶縁層
- 9 縦ストリップ
- 10 10 横ストリップ
 - 11 半導体層
 - 12 導電性部分
 - 13 うず巻き部分
 - L 完全なインダクタンス
 - Rs、R 抵抗
 - C キャパシタンス
 - M 接触ポイント


MON、ROS、TOU、VOW 導電性トラック

O 中心ポイント


【図1】




【図3】




【図2】




【図4】




[図6]









フロントページの続き